氧化物薄膜的非揮發性記憶體之研究

系所/電子工程學系 指導老師/邱福千 組員/嚴叡奕、鍾雨潔、廖心慈

隨著現有高容量儲存元件的存取 速度及功耗已無法滿足我們,因此我們 研究讀寫快速、耗能低、結構簡單等優 勢的電阻式記憶體(RRAM),其也是被 業界看好的次世代通用型記憶體。

RRAM 的氧化層薄膜我們使用硼 掺雜的氧化鋅(ZnO:B),元件結構為鎳 /硼掺雜氧化鋅/鎳(Ni/ZnO:B/Ni),圖 1 是在穿透式電子顯微鏡(TEM)下觀察之 元件三層結構。我們針對元件之電阻轉 換特性、電流傳導機制及陷阱能階進行 分析,並對存放較久的 RRAM 進行 I-V 轉換特性量測。



```
圖 1 50nm 下的 TEM 剖面圖(RTA 500℃)
```

首先在電阻轉換特性的部分,其 高、低阻態可作為資料儲存的 ON/OFF 信號,我們設定 80 mA 的限制電流並施 加不同極性電壓進行量測,結果顯示這 個元件為單極性(Unipolar)轉換特性, 並且可以利用讀取到的不同電壓作為 儲存訊號,如圖 2;電流傳導機制的部 分,我們利用電流密度-電壓 (LogJ-LogV)特性觀察高、低阻態的傳 導機制如圖 3,結果顯示高阻態為空間 電荷限制傳導(SCLC)、低阻態為歐姆傳 導(Ohm's Law)。我們觀察到高阻態下 的傳導機制會因為溫度升高而改變,故 針對 25℃下特別做分析如圖 4。



圖 3 高、低阻態之 Log J-Log V 特性曲線



圖 4 高阻態 25℃下之 SCLC 分析

由圖 4 我們可以觀察到其特性受 三個曲線的限制,且Vtr和VTFL分別是偏 離歐姆定律和 TFL 曲線的過渡電壓。如 圖 4 中的第(1)部分弱注入(V < V_{tr})遵 守歐姆定律,此時的陷阱並非都被填 充。且載子傳輸時間 (τ_c) 大於介電弛豫 時間(T_d),載子注入後將重新分佈,最 後於Ta相當的時間會再呈現電中性,故 注入的載子不會通過絕緣層。第(2)部分 TFL 的強注入($V_{tr} < V < V_{TFL}$)下,注入 載子濃度(n)會超過熱平衡下自由載 子濃度 (n_0) ,此時的 $T_c \leq T_d$,因為注 入載子的傳輸時間太短使得無法被自 由載子重新分配,薄膜中陷阱將影響電 流。當所施加電壓V>VTFL時,開始進 入第(3)部分 Child's law 非常強注入,此 時的陷阱幾乎都被填滿,而剩下的載子 會持續在介電薄膜中移動,導致電流上 升。其公式分别如下:



其中 q 為電子帶電量、n₀是熱平衡 下自由載子濃度、μ為電子遷移率、V 為外加電壓、d是薄膜厚度、ε為靜介電 常數、θ是自由載子密度與總載子密度 之比值。

111 專研專刊

再由 Arrhenius plot 對圖 4 中的歐 姆傳導求陷阱能階($E_c - E_t$),圖 5 利用 Log J-1000/T 圖之斜率求出活化能 $E_a =$ $E_c - E_t = (-Slope \times kln10 \times 1000) =$ 208 ± 1 meV,並且可以發現在施加電 壓 0.07 V 前陷阱能階變化不大,若施加 電壓接近 V_{tr} 時, E_a 則會開始下降。陷阱 填滿限制(TFL)區的求法也相同,故可 以整理出如圖 6 之高阻態陷阱能階分 佈。



圖 5 高阻態 Ohm 之 Arrhenius plot

